PC-8801mkII SR以降 Part24

191 ：ナイコンさん ：2018/06/20(水) 21:52:39.94 ID:Y7PYevtY0.net

水平、垂直帰線期間しかCPUがGVRAMにアクセスできないのが、
サイクルスチール回路がない場合で、CRTCのアクセスサイクルの隙間で自由にCPUが
GVRAMにアクセス出来るようにしたのが、サイクルスチールだと思うのだが。
サイクルスチールがないと、水平同期期間24.83KHz 40.28μs 時、データ表示期間30.4μs CPUが待たされる
のではないか。